蔚藍海域
星期二, 10月 17, 2006
Karnaugh Map
本次練功內容:
隨機給一個真值表,由真值表畫出卡諾圖求出函數再畫出電路圖。
給定一個4輸入1輸出之真值表,如下表所示。
依真值表畫出卡諾圖,並簡化卡諾圖求出布林函數。
由布林函數式在Max+Plus II上畫出波形圖,如下圖。
模擬此電路的波形圖,如下。其結果和真值表相同。其中在圖中可以看到輸出的結果有延遲的現象。
posted by 笨笨魚 @
8:30 下午
1 comments
關於我自己
名稱:
笨笨魚
檢視我的完整簡介
Links
Google News
Verilog 數位設計
水果奶奶
師父
大彭
Edit-Me
Previous Posts
第三階段測驗
第二階段測驗
第一階段測驗
Karnaugh Map
1 Bit Full Adder
Verilog HDL 第二堂課
第一次
Archives
9月 2006
10月 2006
11月 2006
12月 2006
1月 2007
Current Posts