蔚藍海域
星期二, 9月 26, 2006
1 Bit Full Adder
今天課堂主要是教Max+Plus II的使用方法
以下是今天練習的結果
一位元全加器由一位元的A和B以及輸入進位Cin作相加的動作,
產生總和Sum和輸出進位Cout。下表為一位元全加器的真值表,
由真值表可求出sum和Cout的函數。
由布林代數函數畫出波形圖,如下
模擬此電路的波形圖,其結果和真值表相同。而Max+Plus II 在
模擬波形圖時會有延遲,所以由圖中可以看到輸出的結果都有延
遲的現象。而在實際電路中也是如此,一個訊號通過邏輯閘時會
也是會有Delay的情形。
posted by 笨笨魚 @
8:37 下午
0 comments
0 Comments:
張貼留言
<< Home
關於我自己
名稱:
笨笨魚
檢視我的完整簡介
Previous Posts
Verilog HDL 第二堂課
第一次
0 Comments:
張貼留言
<< Home